全部文档 / 标签: FPGA

2 篇

The Heartbeat Chip: 脉动阵列如何从1978年的报告演变为AI加速芯片

文章追溯了'脉动阵列'（Systolic Array）计算架构的历史：1978年CMU的Kung与Leiserson发表报告，提出处理器像心脏跳动般有节奏地计算并传递数据，让每个数据多次被利用，从而减少内存访问、节省能耗。这一思想影响了Google TPU的设计——其矩阵乘法单元正是基于脉动执行。2026年10月，开源项目openTPU展示AI Agent通过递归自我改进循环自主设计出可运行Qwen、Gemma和Phi模型的加速器，在退役数据中心FPGA卡上达到每秒80+ token的速度，让这一近半个世纪前的技术构想重新焕发生机。

技术 › 芯片

Brian Roemmele 2026-10-0818.3 KB 11.6K 23 69

概率怎样变成机器｜TapeOut x Jev 系列研究 ver 2.

本文探讨如何将概率决策转化为可验证的硬件电路。核心论点：当决策面可被完整枚举为有限输入输出时，应优先将函数表直接综合成逻辑电路，而非先训练学生模型。文章区分了真值表综合与 DiffLogic/LGN 近似蒸馏两条路线，分析了离散化落差、argmax 造成的概率语义损失、概率 codebook 设计，以及从硬门网络到 NAND 网表的完整编译链（Canonical Boolean IR、Yosys、ABC 等价验证）。通过 LoomEscape-16 案例展示了精确综合的纪律性优势，并指出五种失败条件：输入映射、教师保真、概率校准、实现等价与状态语义。

技术 › LLM

BruceBlue 2026-09-2316.6 KB 2K 15 81

硬件综合 DiffLogic 逻辑门网络形式验证概率量化蒸馏 EDA FPGA Yosys NAND网表