随着半导体工艺进入5nm及以下节点，SoC的I/O电压不断降低，传统USB 2.0信号难以直接实现。WCH的CH633是一款集成eUSB2上游接口的USB 3.2 Gen 1集线器芯片，整合了eUSB2中继与USB集线器控制功能。它集成五个USB 3.0 PHY、四个USB 2.0 PHY和一个eUSB2 PHY，支持双上游架构（eUSB2与5Gbps SuperSpeed），原生支持USB Type-C方向自适应、BC1.2充电（最高15W）、MTT多事务转换器架构，并支持引脚或EEPROM灵活配置及SMBus管理。该芯片基于WCH自研QingKe RISC-V内核与USB IP，为先进节点SoC提供低电压接口与传统USB生态的高效桥接方案。
文章追溯了'脉动阵列'（Systolic Array）计算架构的历史：1978年CMU的Kung与Leiserson发表报告，提出处理器像心脏跳动般有节奏地计算并传递数据，让每个数据多次被利用，从而减少内存访问、节省能耗。这一思想影响了Google TPU的设计——其矩阵乘法单元正是基于脉动执行。2026年10月，开源项目openTPU展示AI Agent通过递归自我改进循环自主设计出可运行Qwen、Gemma和Phi模型的加速器，在退役数据中心FPGA卡上达到每秒80+ token的速度，让这一近半个世纪前的技术构想重新焕发生机。
本文剖析了中国AI芯片（如华为昇腾）的发展演进与系统突围之路。文章指出，AI算力是一座“十八层宝塔”，外部环境限制打破了全球产业链分工，迫使中国芯片从只负责单层设计转向全栈系统协同。从昇腾910到950的演进，体现了在现实约束下通过软硬协同、超节点互联和重构生态寻找破局之路，中国半导体真正积累的是强大的全产业链工程组织与持续迭代能力。
文章探讨了计算历史上的专业化趋势，指出 AI 推理需求正在爆发，通用 GPU 已无法满足其对内存和能效的特定要求。文中以 Google 的 TPU 为例，介绍了定制化硬件的兴起。重点分析了初创公司 Etched 如何押注专用推理芯片，通过低电压推理和集群级内存技术，试图解决算力与能耗问题，抢占这一巨大的市场份额。
