台积电这份报告,把AI算力真正的底层逻辑讲透了 ✍ qinbafrank🕐 2026-05-03📦 20.2 KB 🟢 已读 𝕏 文章列表 文章深入解读了台积电2026年技术研讨会报告,指出半导体行业已进入由AI驱动的超级周期,预计2030年市场规模将达1.5万亿美元。核心观点包括:先进制程从单纯的节点微缩转向平台优化(如A16、A12的背面供电技术);竞争维度从“谁的晶体管更小”升级为“谁能把算力系统造出来”;以及算力增长的真实引擎在于CoWoS、SoIC等先进封装技术与HBM的系统级集成。 台积电AI算力先进制程CoWoS半导体硬件架构A16SoICHBM技术趋势 # 台积电这份报告,把AI算力真正的底层逻辑讲透了 **作者**: qinbafrank **日期**: 2026-04-13T11:31:51.000Z **来源**: [https://x.com/qinbafrank/status/2050840376760729970](https://x.com/qinbafrank/status/2050840376760729970) ---  TSMC在2026年技术研讨会上公布了先进制程和封技术的最新路线图,重点针对AI/HPC、移动和汽车应用,强调持续密度提升、功耗优化、设计兼容性和系统级集成。核心主题是AI驱动的计算需求爆发,制程从“节点缩放”转向“平台优化+背面供电”等创新。非常值得一看 AI的竞争,已经从“谁更聪明”,变成“谁能把算力系统造出来”。 这份报告没有讲故事,它讲的是路径:制程、封装、HBM、互连、系统集成、汽车、机器人。它在做一件更底层的事——定义AI时代的工业结构。 所有看起来轻盈的AI,本质上都是一套极其沉重的物理系统。 ## 一、AI不是热点,是一轮新的半导体超级周期 报告给出的第一组信号,是增长。 这张图表揭示了半导体行业增长模式的重大转变。几十年来,该行业的发展呈波浪式增长,先是个人电脑,然后是互联网,再是智能手机。但最新的增长曲线却截然不同。人工智能不仅仅是增加了一个新的终端市场;它正在压缩时间并加速规模扩张。  2025年半导体市场实际增长23%,明显高于此前10%的预期;2026年预计增长45%。这个跳跃,不是周期波动,而是结构变化。  台积电把这轮变化直接归因于AI,并给出更长周期判断:半导体市场正加速迈向1万亿美元,并将在2030年前后达到1.5万亿美元规模。 关键不只是规模,而是结构重排。 到2030年,HPC/AI将占55%,智能手机20%,汽车10%,IoT10%。也就是说,未来半导体行业的第一驱动力,不再是消费电子,而是AI算力基础设施。  这背后的逻辑很清楚: PC时代解决“有没有计算”,互联网时代解决“能不能连接”,手机时代解决“随时随地计算”。而AI时代,本质是在解决“算力够不够”。 算力一旦成为核心约束,半导体就重新成为产业中心。 不是AI带动半导体,而是AI把半导体重新推回权力中心。 ## 二、先进制程仍在推进,但竞争维度已经升级 1、旧的规模化模式正在瓦解 多年来,先进制程节点的竞争格局过于简单:7nm,然后是5nm,然后是3nm,然后是2nm,以此类推。这种观点认为,谁先达到下一个数字里程碑,谁就掌握了技术话语权。  这种框架正变得越来越不实用。 智能手机SoC和AI加速器如今已不再处于同一物理世界。旗舰级移动芯片仍然高度重视漏电、电池续航、面积效率、模拟/混合信号集成以及成熟IP模块的复用能力。相比之下,AI加速器和高性能计算(HPC)设备在电源完整性、背面布线空间、局部IR压降、封装级电流传输、热密度和系统带宽经济性方面面临的限制日益增多。这些并非无关紧要的细节,而是正在成为首要的设计约束。 这就是为什么台积电的路线图在结构上有所不同。它不再仅仅关注晶体管尺寸的缩小,而是着眼于对技术前沿进行细分。 2、报告中的制程路线图依然激进: N4、N3、N2一路推进到A16、A14、A13,时间线延伸至2029年,覆盖AI加速器、数据中心、移动、汽车等核心场景。  一方面,台积电持续提供N2P、N2U、A14和A13等演进型平台,在提升每瓦性能和密度的同时,最大限度地减少重新设计的难度。另一方面,A16和A12等技术则更明确地针对那些传统前端扩展已无法满足需求的工作负载,在这些工作负载中,诸如Super Power Rail后端供电等特性变得至关重要。 > 这才是真正的路线图故事:不仅是更小的节点,还有针对不同计算时代的不同类型的高级节点。 3、A13被明确规划在2029年量产,具备97% optical shrink和约6%面积节省,同时通过DTCO持续优化性能与功耗,并保持与A14设计规则兼容,降低IP迁移成本。  A13法案并非激进法案。正因如此,它才显得尤为重要。 在众多新发布的公告中,A13 尤其引人注目。台积电将A13描述为A14的直接缩小版,在保持与A14完全兼容的设计规则和电气特性的同时,逻辑密度提高了约6%。换句话说,它的设计旨在让客户能够以最小的干扰复用大部分现有设计基础架构。  在现代芯片开发中,迁移到新工艺的成本不仅仅是晶圆价格。真正的负担还包括IP迁移、标准单元重新认证、模拟电路移植、EDA流程重新调整、重新签核、时序收敛、物理验证、可靠性认证、软件启用以及进度风险。对于大型SoC团队而言,这种迁移成本可能非常巨大。 这就是为什么光学尺寸缩小和设计兼容的衍生产品具有持久价值的原因。台积电此前已在 N12、N6、N4 和 N3P 等节点上实现了这一点。这些节点在晶体管架构上并非总是革命性的,但它们在帮助客户从现有设计投资中获得更多价值方面非常有效。A13 将同样的逻辑延伸到了埃级时代。 对于移动和客户端芯片而言,这的确是正确的答案。这些产品并不总是需要在原始计算能力上实现飞跃式增长。它们通常需要的是更合理的组合,例如更低的功耗、更小的芯片面积、更快的流片速度以及更好地摊销前期研发成本。 所以 A13 之所以重要,不是因为它激进,而是因为它在经济上是明智的扩展。  4、N2U则在2028年量产,针对AI/HPC与移动场景,在同功耗下提升3–4%速度,在同速度下降低8–10%功耗。  这些提升幅度并不惊艳,但在先进制程后期,这种“微小进步”本身就意味着极高技术壁垒。 台积电表示,N2U采用设计工艺协同优化技术,在相同功耗下速度提升约3-4%,或在相同速度下功耗降低约8-10%,逻辑密度较N2P提升约2-3%,同时保持与N2P IP的兼容性。台积电还指出,N2U是人工智能、高性能计算和移动应用的理想选择,受益于2nm工艺平台的成熟度和良率优势。 这意义重大。 随着制程成本的增加,并非所有产品都需要全面升级到新一代晶体管。许多芯片公司希望扩展已有的产品系列:先推出旗舰产品,然后是衍生产品,接着是成本优化版本,最后才是更广泛的应用。N2U 这样的平台恰好满足了这一需求。它延长了 N2 生态系统的经济寿命,而无需强制进行全面升级。 从半导体战略角度来看,这是一个非常明智的举措。这意味着台积电不仅销售晶圆,还着眼于跨多个产品周期的生命周期良率曲线、生态系统再利用和客户投资回报率。 这就是代工厂竞争日益激烈的所在。 先进制造的下一阶段不仅仅取决于谁拥有最好的晶体管,更取决于谁能围绕库、IP、PDK稳定性、良率成熟度、风险降低和多年设计优势,打造最佳的平台连续性。 N2U 就是这种理念的典型例子。 5、A16 和 A12 属于另一个世界:人工智能和高性能计算不能再依赖渐进式方法了。 如果 A13 和 N2U 代表的是高效的连续性,那么 A16 和 A12 则属于路线图的另一端。这些节点适用于那些日益暴露传统前端供电和常规路由假设局限性的工作负载。  台积电的A16芯片采用超强电源轨(Super Power Rail)背面供电技术,定位为面向数据中心级应用的高性能技术。台积电曾表示A16将于2026年上市,但量产取决于客户需求,目前预计将于2027年开始。计划于2029年推出的A12芯片是A16的升级版,预计将在正面和背面尺寸方面继续扩展。  要理解为什么这很重要,不妨退后一步,看看其中的物理原理。 随着人工智能芯片尺寸的增大,晶体管开关速度不再是唯一的瓶颈。挑战日益转向如何提供纯净的电源,以及如何在日益拥挤的封装中传输信号。前端布线必须与信号线、时钟分配、局部互连和电源轨争夺空间。与此同时,大型人工智能芯片会消耗巨大的电流,而电流密度会带来IR压降风险、电迁移问题以及热集中等问题。当封装级电流攀升且芯片集成密度增加时,电源传输本身就成为了扩展的瓶颈。 背面供电的优势在于它将电源布线与信号布线分离。这可以提高布线效率,降低关键路径上的阻抗,并有助于恢复原本会因互连开销而损失的性能或功率余量。实际上,它并非万能。它会增加工艺复杂性和设计难度。但对于人工智能和高性能计算而言,它可能决定着性能提升的幅度是微调还是显著的系统级提升。 这就是为什么A16和A12的重要性远超其名称所暗示的。它们表明台积电认识到了一种新的现实: > 对于人工智能基础设施而言,前沿领域正在从纯粹的晶体管缩小转向电源传输架构和整体系统实现。 6、最引人关注的信息或许是台积电没有做的事情:高数值孔径极紫外光刻技术。 今年研讨会上最受关注的一点或许是台积电重申其在2029年之前不打算在A13和A12等节点上使用高数值孔径(High-NA)极紫外光刻(EUV)技术。张凯文表示,台积电的技术团队仍在探索无需转向高数值孔径技术即可扩展产能的方法,并强调高数值孔径系统成本极其高昂。路透社也报道称,台积电的目标是最大限度地利用现有极紫外光刻设备,而不是在现阶段采用ASML的新型高数值孔径设备。这并非一个无关紧要的决定。  高数值孔径极紫外光刻(High-NA EUV)是业内最重要的光刻技术发展之一,但它也伴随着巨大的资本投入、对全新生态系统的要求、掩模设计方面的挑战、工艺集成方面的复杂性以及投资回报率方面的疑问。台积电的立场实际上是这样的: > 如果现有的 EUV 技术仍能经济高效地满足所需的扩展性,那么尽早采用高数值孔径 (High-NA) 技术就不一定是一件好事。 这真是台积电式的回答。 台积电的成功之道不仅在于快速发展,更在于选择在哪些领域快速推进,以及在哪些领域延长成熟制造工艺的生命周期。在半导体制造领域,这一点至关重要。一个工艺节点的成功并非仅仅在于其幻灯片式的展示,而在于其能够大规模量产,保持良率,控制成本,并拥有足够的生态系统支持以吸引大型客户项目。 这正是台积电的优势所在。它不仅在工艺方面领先,而且在制造判断方面也更胜一筹。 正因如此,高数值孔径(High-NA)技术才显得尤为重要。英特尔在推进未来工艺节点采用高数值孔径技术方面一直公开表示支持,而台积电则暗示其竞争优势可能来自于如何更长时间地利用现有极紫外光刻技术(EUV)来提升价值。这两种观点对于如何赢得未来十年的逻辑芯片制造市场有着截然不同的看法。 但真正关键的变化在于:制程不再是唯一主战场 台积电把叙事重心明显放到了“系统能力”上——先进逻辑 + 先进封装 + 3D堆叠 + HBM + 光互连的组合。 这意味着竞争维度发生了跃迁: 过去比的是“谁的晶体管更小”, 现在比的是“谁能把整个算力系统做出来”。 先进制程决定上限,系统集成决定差距。 ## 三、算力增长的真实引擎:CoWoS、SoIC、HBM 1、如果说制程是底座,那么CoWoS、SoIC和HBM,就是AI算力继续扩张的核心机制。 报告给出的路径非常明确:CoWoS将持续扩大规模。2026年量产5.5-reticle版本(良率>98%),并在2028年推进到14-reticle(20颗HBM),2029年超过14-reticle(24颗HBM)。  在人工智能时代,先进节点的价值不仅取决于晶体管密度,还取决于它与HBM、中介层、芯片分区、散热路径、光刻限制、良率策略以及整体封装功率密度的集成程度。在技术前沿,微缩不再仅仅是“光刻”,而是光刻、背面供电、先进封装、系统互连以及散热管理的结合。  因此,台积电的制程节点发布必须结合CoWoS、SoIC和系统集成来理解。市场仍然热衷于谈论纳米级制程,但真正的竞争力越来越来自于一体化技术栈。 从这个意义上讲,最先进的半导体公司不再仅仅是拥有最小晶体管的公司,而是能够将晶体管技术、封装、功率传输和可制造性完美结合,打造出客户能够大规模交付的系统的公司。 2、台积电的硅光子技术发展正变得日益重要,因为人工智能基础设施的瓶颈不再仅仅是计算密度,还包括数据在芯片、封装和机架之间的传输效率。台积电一直在推进其基于PCB/基板和中介层的COUPE平台,旨在更紧密地集成光子芯片和电子芯片,以满足高性能计算应用的需求。  根据台积电自身的研究,COUPE旨在同时支持光栅耦合器和边缘耦合器两种方案,同时降低插入损耗并提高共封装集成的结构鲁棒性。台积电还表示,其第一代COUPE(采用SoIC键合技术将电芯片和光子芯片集成在一起)进展顺利,这表明该公司并未将硅光子学视为一项独立的科研项目,而是将其视为其更广泛的先进封装路线图的一部  这项举措的战略意义在于,台积电将硅光子技术与其封装领域的领先地位联系起来。随着人工智能系统规模突破光罩限制,并更加依赖芯片组、HBM(高带宽内存模块)和高带宽互连技术,其价值也从分立式光模块转向封装内部高度集成的光I/O。COUPE项目并非仅仅专注于光器件,而是台积电更大战略的一部分,旨在将其代工优势从晶体管微缩扩展到系统级集成。 这份路线图的真正含义 如果将整个故事浓缩成一个结论,那就是: > 台积电不再将先进节点的推进视为单一的线性竞赛,而是将其视为一种分段式、基于平台的制造战略,旨在适应截然不同的计算需求。 - A13 和 N2U 代表了未来的一个方面:更低的迁移摩擦、更好的 IP 重用、更强的设计投资回报率和更平滑的平台连续性。 - A16 和 A12 代表了另一面:AI 和 HPC 驱动的扩展,其中电源供应、路由效率和系统级性能比简单的节点命名更重要。 - 2029 年之前没有推出高数值孔径 EUV 光刻技术也说明了同样重要的一点:台积电仍然认为,制胜之道不是尽早采用每一种新工具,而是在技术能够带来可衡量的制造和经济价值时才采用它。 这就是这份路线图的更深层含义 这意味着什么?意味着AI算力的增长,不再依赖单颗芯片,而是依赖“系统封装规模”。当单颗芯片做不动,就把更多芯片和HBM堆在一起。 进一步,台积电提出SoW(System-on-Wafer),把集成规模扩展到超过40倍reticle,支持64颗HBM,计划2029年量产。  这已经不是芯片,而是“晶圆级系统”。 同时,SoIC推动3D堆叠成为主流路径。相比2.5D CoWoS,SoIC可实现56倍互连密度和5倍能效提升,并持续缩小到4.5μm pitch。  这一切最终指向两个核心指标: 2024–2029年,单个CoWoS内计算晶体管提升48倍; 同期HBM带宽提升34倍。 这就是AI硬件的真实增长曲线。 不是简单制程迭代,而是“制程 + 封装 + 堆叠 + 内存”的系统级叠加。 摩尔定律没有消失,它只是变成了系统工程。 ## 四、从数据中心到物理世界:AI的边界正在外溢 报告后半部分的重点,是把AI从“算力问题”延伸到“现实世界”。 在汽车领域,台积电提出“Physical AI”,并指出硅含量将提升约2倍。芯片需求从单一MCU扩展到计算、连接、传感、控制全栈:AP、RF、SerDes、CIS、Radar、MCU等全部升级。  这意味着汽车正在变成一个移动计算系统。 而在人形机器人部分,台积电直接给出结构模型: Brain(决策)、Sensing(感知)、Movement(运动)、Power(供能)。对应AP、连接、传感器、MCU、PMIC等完整芯片体系。 更重要的是定义: 人形机器人 = Agentic AI + Physical AI。 这句话的含义很深。 它说明AI正在完成一次跃迁: 从“理解世界”,走向“参与世界”。 一旦AI进入物理世界,对算力、延迟、功耗、可靠性的要求都会彻底改变。 云端AI可以慢一点,但机器人不行。 模型可以出错,但自动驾驶不能。  这会反过来进一步强化半导体的重要性。 当AI开始动起来,芯片就不再是成本,而是生命线。 ## 结语:AI越抽象,底层越具体 如果把整份报告压缩成一句话: AI竞争正在进入“系统级制造时代”。 第一,市场重心在迁移——HPC/AI成为最大平台。 第二,技术路径在重构——制程+封装+堆叠成为组合能力。 第三,应用边界在扩展——从数据中心走向汽车和机器人。 对行业来说,这意味着一个认知切换: 不要只盯模型和应用,真正决定胜负的,是底层算力系统。 那些不会出现在热搜里的东西——制程节点、HBM数量、封装尺寸、互连密度、功耗曲线——才是AI时代最硬的变量。 AI越像魔法,半导体就越像现实。 而最终赢的人,往往不是最会讲故事的人,而是最能把故事变成物理系统的人。 之前个人写过两篇关于AI资本开支和算力瓶颈迁移的逻辑的推文 > **qinbafrank@qinbafrank**: [原文链接](https://x.com/qinbafrank/status/2043653387271712962) > > **qinbafrank@qinbafrank**: [原文链接](https://x.com/qinbafrank/status/2023597321368547520) > ## 相关链接 - [qinbafrank](https://x.com/qinbafrank) - [@qinbafrank](https://x.com/qinbafrank) - [3.7K](https://x.com/qinbafrank/status/2050840376760729970/analytics) - [Apr 13](https://x.com/qinbafrank/status/2043653387271712962) - [361K](https://x.com/qinbafrank/status/2043653387271712962/analytics) - [Feb 17](https://x.com/qinbafrank/status/2023597321368547520) - [376K](https://x.com/qinbafrank/status/2023597321368547520/analytics) - [3:30 PM · May 3, 2026](https://x.com/qinbafrank/status/2050840376760729970) - [3,772 Views](https://x.com/qinbafrank/status/2050840376760729970/analytics) - [View quotes](https://x.com/qinbafrank/status/2050840376760729970/quotes) --- *导出时间: 2026/5/3 16:13:00*
先 先进封装产业链全景:从 CoWoS 到 EMIB 本文详细拆解了 AI 时代先进封装(CoWoS/EMIB)的产业链现状与竞争格局。文章从底层概念出发,分析了台积电、英特尔、三星三条技术路线的差异,并深入探讨了硅中介层、ABF 载板、HBM 及上游设备与材料的供应瓶颈。随着 AI 芯片需求爆发,封装产能已成为制约出货的关键因素。 技术 › 半导体 ✍ Macro_Lin🕐 2026-04-21 先进封装CoWoS台积电英伟达半导体产业链ABF载板HBMEMIB英特尔投资分析
M Memory as a Service, 聪明钱已经开始暗中下注。耗时两周,深度拆解CXL,彻底搞懂打破内存墙的关键玩家 本文深入拆解了CXL技术在打破内存墙中的作用。文章回顾了内存墙的历史,分析了AI时代内存成本与容量的双重压力,指出CXL并非为取代NVLink而生,而是为了扩展内存容量和实现内存池化。通过Meta的Vistara项目案例,阐述了利用退役内存的经济效益,并分析了从控制器、交换机到光互连的投资机会,重点提及了Marvell的布局。 投资 › 宏观经济 ✍ 美研芒格君🕐 2026-07-15 CXL内存墙AIMetaMarvellAstera Labs半导体投资分析HBM内存池化
如 如果只选10只股票长期持仓:2026年AI资本开支流向分析 文章由Kova撰写,提出了一个基于2026年超大规模企业$300B+资本开支流向的AI投资4层模型(半导体制造、核心芯片、DC物理层、DC建造层)。基于此模型及Picks-and-shovels、Anti-correlation等原则,作者筛选出了包含LRCX、MU、VRT等在内的10只长线底仓股票,并详细阐述了每只标的的Thesis、权重配置及具体的退出与监控策略。 投资 › 股票 ✍ Kova🕐 2026-05-14 AI投资选股策略价值投资股票分析半导体数据中心资产配置长期主义HBM投资组合
A AI算力产业链瓶颈传导的底层逻辑 文章复盘了AI算力产业链瓶颈的演变路径,指出限制已从单一GPU供应扩散到电力、存储、光互连等多维集体紧张。详细解析了从计算(GPU)、存储(HBM)、光互连到电力/液冷的四阶段传导逻辑,强调了供应链互补约束下的价值重分配。 投资 › 宏观经济 ✍ qinbafrank🕐 2026-05-12 AI半导体算力产业链投资逻辑电力HBM光模块液冷瓶颈分析
光 光互联深度:当算力撞上物理边界,人类又一次问光 文章深入探讨了 AI 时代算力发展面临的物理瓶颈,指出光互联是解决 GPU 之间、机柜之间高速通信的关键路径。随着 AI 进入推理时代,大模型长上下文和 Agent 任务对带宽和延迟提出了极高要求,英伟达的 NVLink 协议虽然建立了深厚护城河,但铜缆技术已达极限,产业正加速向光互连(如 CPO、硅光子)转型。文中还详细对比了 Scale-up 与 Scale-out 架构,以及 UALink 开放联盟对英伟达的挑战。 投资 › 宏观产业 ✍ 大宇🕐 2026-05-04 AI光互联芯片投资英伟达半导体技术趋势Scale-up推理网络架构NVLink
H HBM全景研报:从训练到推理,主角不再是GPU 本文深入分析了AI推理时代HBM(高带宽内存)成为新主角的原因,指出推理过程中数据搬运的耗时往往超过计算。文章详细解释了HBM的3D堆叠技术优势、HBM4采用先进逻辑工艺带来的产业链变化,以及SK海力士、三星、美光三大厂商的市场份额与技术路线竞争,并探讨了内存厂商在AI基础设施中获取超高利润的商业逻辑。 投资 › 宏观经济 ✍ 大宇🕐 2026-05-04 HBM存储AI基础设施推理SK海力士三星美光NVIDIA研报半导体
对 对话百川智能郭美青:你辛苦做的 Skill,最后都成了大模型的「养料」 本文是 AIGCLINK 与百川智能技术总监郭美青的对谈。双方探讨了 Skill 的本质是模型补丁,指出优质的 Skill 易被大模型内化成训练养料;同时梳理了 Harness、Loop、Graph 等新概念背后的技术演进逻辑。最后建议从业者不要将当下视作终局,应从生意出发,从上往下构建确定性,以应对底层技术的快速迭代。 技术 › Skill ✍ AIGCLINK🕐 2026-07-26 Agent大模型百川智能SkillAI创业HarnessLoop技术趋势行业观察职场建议
L Loop Engineering Is Dead. Enter Graph Engineering 本文探讨了从Loop Engineering到Graph Engineering的转变,强调了图工程在技术领域的重要性,并提供了相关链接和资源。 技术 › Harness Engineering ✍ Hamel Husain🕐 2026-07-19 图工程工程转型技术趋势
华 华为「韬定律」V2 版论文深度研究报告 本文深度解析了华为何庭波发布的「韬定律」(τ 定律)V2 版论文。V2 版本在 V1 的理论框架基础上,补充了工程落地细节、麒麟 2026 实测数据及未来产品路线图。核心思想是将芯片进步的驱动力从“晶体管几何缩微”转向“时间常数缩微”,通过逻辑折叠(3D Folding)、统一总线(Unified Bus)和光互连等技术,在不依赖先进光刻工艺的情况下实现性能代际提升。文章还分析了其战略意义及面临的产业生态挑战。 技术 › 半导体 ✍ tiantian🕐 2026-07-06 华为韬定律何庭波麒麟2026半导体逻辑折叠先进封装摩尔定律ChipletEDA
什 什么是世界模型?概念溯源、流派划分与AI新前沿 本文深入探讨了当前AI领域的热门概念“世界模型”。文章梳理了该概念从1943年心理学起源到2024年爆发式发展的历史脉络,详细区分了两大核心阵营:用于行动的模型(如DreamerV3和JEPA)与用于呈现的模型(如Sora和视频生成)。文中分析了杨立昆、李飞飞及OpenAI等不同派别的技术路径与定义之争,揭示了世界模型如何成为超越大语言模型的下一代AI竞争焦点。 技术 › LLM ✍ snowboat🕐 2026-06-09 世界模型AI杨立昆Sora强化学习Agent深度学习技术趋势概念科普
最 最值得关注的开源项目按影响力和信息差排序 作者按影响力与信息差将开源项目分级。S级包括Flask作者新作Pi、Claude Code重写版Claw Code、Nous Research的Hermes Agent及Agent编排工具Bernstein;A级涵盖开源AI项链Omi、降本Agent框架Mastra、终端工具Crush及Qwen Code。 技术 › 工具与效率 ✍ Y11 (@seclink)🕐 2026-05-30 开源项目AI AgentClaude Code编程工具LLMClaw CodeHermes Agent技术趋势效率工具年度盘点
韬 韬定律:后摩尔时代的工程方法论(官方论文解析) 文章解析了关于华为“韬定律”的官方论文,指出其并非传统摩尔定律的延续,而是一种以后摩尔时代时间预算为中心的全新工程方法论。通过LogicFolding、3D堆叠和Unified Bus等技术,旨在优化从晶体管到系统的全链路延迟,将竞争焦点从单纯的晶体管尺寸转移到系统时间效率的优化。 技术 › 后端 ✍ Smith铜匠・十点睡觉🕐 2026-05-26 华为韬定律后摩尔定律芯片架构LogicFolding工程方法论AI半导体系统优化3D集成