韬定律:后摩尔时代的工程方法论(官方论文解析) ✍ Smith铜匠・十点睡觉🕐 2026-05-26📦 13.5 KB 🟢 已读 𝕏 文章列表 文章解析了关于华为“韬定律”的官方论文，指出其并非传统摩尔定律的延续，而是一种以后摩尔时代时间预算为中心的全新工程方法论。通过LogicFolding、3D堆叠和Unified Bus等技术，旨在优化从晶体管到系统的全链路延迟，将竞争焦点从单纯的晶体管尺寸转移到系统时间效率的优化。 华为韬定律后摩尔定律芯片架构LogicFolding工程方法论AI半导体系统优化3D集成 # 韬定律:后摩尔时代的工程方法论(官方论文解析) **作者**: Smith铜匠・十点睡觉 **日期**: 2026-05-25T12:31:40.000Z **来源**: [https://x.com/smithandai/status/2058888732988895244](https://x.com/smithandai/status/2058888732988895244) ---  中午很激动的写了一篇浅显易懂的关于韬定律的分析文章,下午一直在找相关的信息,终于找到了这篇官方论文,确认了是官方发布的以后,我果断先翻译成为了中文,同步上传到了github,看了好几次后我联想到这两个月一直在应用的Harness Engineering,这才算看明白. 这篇论文最容易被读错。很多人看到 `1.4nm equivalent density`、Kirin 2026、LogicFolding，第一反应就是：华为是不是绕开先进光刻，直接打出了一个新节点？ 我的判断很明确：这不是这篇论文真正想说的事。它更大的野心，是换掉半导体竞争的评价函数。 过去半导体行业问的是：晶体管还能缩多小？同样面积还能塞多少？下一代节点还能带来多少性能和成本红利？这篇论文换了一个问题：一次有效计算从晶体管开关开始，穿过电路、芯片、封装、存储、互连、协议和系统同步，到底浪费了多少时间？ 这就是 τ scaling，也就是“韬定律”。一句话说：韬定律不是新摩尔定律，而是一张后摩尔时代的时间账本,是一种新的工程方法论. ## 先把 τ 讲成人话 论文给出的核心公式很短： > τ = f(τ_transistor, τ_circuit, τ_chip, τ_system) 翻成工程语言，就是把整个计算系统拆成一张时间账本： > T_effective = T_switch + T_wire_RC + T_memory + T_IO + T_protocol + T_sync 这不是论文原文公式，而是更容易理解的展开。 过去摩尔定律表面上是在缩小空间：晶体管更小，密度更高，成本更低。但用户真正拿到的不是“更小”这个抽象指标，而是更短的等待时间。晶体管更小，开关更快；连线更短，信号传播更快；缓存更近，核心少等内存；芯片边界更少，数据少绕路。 所以摩尔时代真正交付给系统的，是时间压缩。韬定律的核心，就是把这个结果从“节点自然赠送的红利”改成“工程团队主动管理的预算”。谁是主导延迟项，下一刀就砍谁。这就是 τ-budget。  ## 为什么它不是摩尔定律 2.0 这里必须先降温。韬定律不是 Dennard scaling 那种严格物理缩放关系。 Dennard scaling 的强度在于，它把尺寸、电压、电场、功耗密度放进一套清晰物理秩序里。尺寸缩，电压也缩，功耗密度还能维持。这个逻辑曾经支撑了几十年的性能提升。 但大约 2005 年后，电压不再跟着尺寸同比例下降，暗硅时代开始。FinFET、GAA 继续延长几何缩放，但 7nm 之后，单纯把晶体管做小的收益越来越贵，也越来越不线性。 这篇论文的立场不是“节点不重要”。正确说法是：节点仍然重要，但它不再独占性能增长的解释权。 未来的性能红利，要从更多地方拿：线长、时钟偏斜、SRAM 访问、NoC 路径、封装 I/O、协议转换、集群同步。 这也是为什么我不把韬定律叫“新摩尔定律”。它现在更准确的身份，是一个新的 `τ-centric scaling roadmap`，以时间预算为中心的后摩尔缩放路线图。它是工程方法论，不是已经完成证明的物理定律。  ## LogicFolding：它要折的不是缓存，而是关键路径 论文里第一个硬案例，是移动 SoC 上的 LogicFolding。这里最容易出现一个错误类比：把 LogicFolding 说成华为版 AMD X3D。 这个类比只能用来入门，不能当结论。AMD 3D V-Cache / X3D 的中心，是把额外 L3 cache die 放到 compute die 附近。它打的是缓存层级：让缓存更大、更近，让核心少等数据。LogicFolding 打的更底层，是 critical path。  芯片里的关键路径延迟，可以粗略拆成： > t_pd ≈ t_gate + t_wire + t_buffer + t_skew + t_margin 当晶体管越来越快，`t_gate` 不是唯一矛盾。很多时候真正拖慢频率的是线，是 buffer，是 clock skew，是 SRAM 和 NoC 的等待。 更麻烦的是，线延迟不是简单按长度线性涨。对未充分中继的分布式 RC 线，可以近似理解为： > t_wire ∝ R' C' L² 线越长，代价越狠。LogicFolding 的思路，就是把原来在 2D 平面上绕远路的关键路径，折到上下两个有源层里。通过高密度混合键合和 TSV，把数字、模拟、存储电路接成接近连续的 3D fabric。 这件事能不能成立，要看一个不等式： > τ_2D_saved > τ_vertical + τ_hybrid_bond + τ_TSV + τ_thermal + τ_timing_margin 省下来的 2D 长线时间，必须大于垂直连接、热、时序裕量带来的新开销。过不了这个不等式，3D 折叠就是炫技。过得了，才是工程。  论文声称 Kirin 2026 的 LogicFolding 使用 1.5 μm 混合键合间距，套刻精度小于 0.5 μm，TSV CD / KOZ 小于 1.5 μm，TSV pitch 小于 6 μm，TSV 失效率小于 100 ppm，修复率 99.9%。 这些指标说明它不是传统封装级 chiplet，而是更接近 cell / path 级别的垂直集成。难度也在这里。X3D 难在封装、热和缓存产品化。LogicFolding 还要处理 3D partition、cross-tier placement、跨层 STA、hold-time closure、thermal gradient、inter-wafer variation 和 yield repair。说白了，它挑战的不只是一种封装工艺，而是一整套 EDA flow。 ## 那些很猛的数据，应该怎么读 论文声称，Kirin 2026 在固定节点下，通过 LogicFolding 得到了一组结果：晶体管密度从 155 MTr/mm² 到 238 MTr/mm²；SoC 性能核心能效提升 41%；最大时钟频率提升近 13%；SRAM 工作频率提升超过 40%；NoC 数据路径占地减少 55%；代表性核心时钟缓冲器数量减少超过 50%，时钟偏斜减少 25%，线长约减少 30%。 这些数字很强。但传播时要分清口径。 正确解读不是“华为已经等同某个先进节点”。正确解读是：如果这些数据成立，固定节点下仍然可以通过 3D active integration 改写有效密度和关键路径时间。 关键词是 effective，不是 lithography。密度提升来自垂直折叠后的等效面积压缩，不等于单层晶体管几何尺寸真的缩到了另一个节点。频率提升来自关键路径缩短、线长下降、时钟偏斜改善，不等于晶体管本征速度突然跃迁。能效提升来自少走线、少 buffer、少搬数据、少等同步，不只是 CPU 微架构本身的功劳。 这组数据目前最准确的身份，是“论文作者内部声称的实测结果”。要升级成产业事实，还要等产品、拆解、显微截面、公开 benchmark、同节点对照、功耗和温度条件。 方向可信。数字待验。 ## AI 数据中心：真正大的战场在系统层 如果论文只讲 LogicFolding，它最多是一篇 3D 集成路线论文。但它后半段讲 Unified Bus、Hi-ONE、3D Folding，说明作者想把 τ 从芯片时间扩展到系统时间。 AI 训练不是只看单颗 accelerator 的 FLOPS。一个训练 step 更像这样： > T_step = T_compute + T_HBM + T_fabric + T_protocol + T_sync + T_recovery 模型越大，集群越大，`T_fabric`、`T_protocol`、`T_sync` 越容易变成瓶颈。这就是为什么论文说，AI 系统超过 80% 的能量消耗在数据移动上，超过 70% 的系统成本分配给数据存储。 如果这个判断成立，那未来 AI 硬件竞争就不是“单卡更快”这么简单。它还要回答：数据移动能不能更短、更少、更便宜？  ## Unified Bus、Hi-ONE 和 3D Folding 论文说，传统多节点 AI 系统会穿过 PCIe、NVLink 或专有 fabric、Ethernet / InfiniBand、DMA、远程内存访问等多层边界。每一层都有代价：序列化、握手、缓冲、地址转换、一致性处理。 Unified Bus 的目标，是用一个 memory semantic fabric 减少协议栈翻译，让远程访问更像系统内部的存储访问。论文声称远程访问延迟可以从几十微秒降到约 100 ns。这个数字必须谨慎传播。100 ns 是芯片内、板内、机箱内、机架内，还是完整端到端远程内存？边界不清，数字不能乱放大。 论文描述 Hi-ONE 为近封装光引擎，单模块 8 Tb/s，把 SerDes 传输距离从约 100 cm 缩到约 5 cm，并把面板到面板距离扩展到 100 m。这不是普通“把铜线换成光纤”。它更像一次跨层交易：物理层不追求重 DSP 的极端保真，协议层承担更宽松误码率的容忍，从而换取功耗、成本和集成复杂度下降。真正要看的指标不是单独的 8 Tb/s，还要看 pJ/bit、BER、FEC、tail latency、训练稳定性和量产一致性。 论文里最硬的一段，是 N² 与 N。传统 2.5D 封装里，逻辑 die 在中间，HBM、SerDes、供电资源沿边缘展开。问题是： > compute demand ∝ N² > edge supply ∝ N 计算能力按面积增长，边缘供给按周长增长。面积涨得比边缘快，边缘迟早不够用。这不是某家公司布线没做好。这是几何。 3D Folding 的答案，是把带宽、供电、光 I/O 从边缘迁移到表面，让供给也尽量按面积扩展： > surface supply ∝ N² 这是全文最硬的系统论证。它不依赖某个产品跑分，而依赖封装拓扑本身。  ## 最该盯的不是口号，是验证清单 这篇论文要分三层看。 第一层是已验证文本事实：论文存在，公式存在，章节存在，文中写了这些指标。这些可以直接引用。 第二层是作者内部声称：Kirin 2026 指标、UB 100 ns、Hi-ONE 8 Tb/s、381 款芯片经验。这些可以引用，但必须说“论文声称”。 第三层是路线图预测：2029 年 4 GHz、2031 年 400+ MTr/mm²、2035 年 AI 硬件集成度 100 倍。这些只能写“预计”或“路线图目标”，不能写成已经发生。 真正要等的验证点也很清楚：Kirin 2026 是否真的采用多有源层 LogicFolding；第三方 FIB / SEM 截面能否看到混合键合、TSV、跨层 active partition；238 MTr/mm² 的密度口径能否和外部节点横比；41% perf/W 对应什么 workload、电压、温度、频点和散热条件；Unified Bus 的 100 ns 覆盖范围到底到哪里；Hi-ONE 的 pJ/bit、BER、FEC 和尾延迟是否能支撑训练稳定性；EDA 能否把 3D placement、routing、STA、thermal、variation 做成可复用 flow。 这些问题回答之前，别急着喊胜利。 ## 我的最终判断 韬定律现在最准确的身份，不是严格物理定律，也不是已经成立的新摩尔定律，而是一套以时间预算为中心的后摩尔工程路线图。 它有价值，因为它抓住了真实变化：节点不再是唯一战场，系统里的时间浪费变成新的主战场。它也有风险，因为很多关键数字还停留在论文内部口径，需要外部验证。 我会相信这条方向。但不会直接全信这些数字。 这篇论文真正值得读的地方，不是它宣布了什么“终局答案”，而是它把未来十年的芯片竞争重新画成了一张时间地图：工艺团队降 transistor τ，电路团队降 path τ 和 skew，架构团队降 memory / NoC τ，封装团队降 I/O 和 interconnect τ，系统团队降 protocol 和 synchronization τ。 过去我们问：谁能把晶体管做得更小？ 接下来还要问：谁能把系统里的 τ 切得更干净？ 这才是韬定律真正硬的地方。 这个逻辑放到 AI 大模型上，也很像。 过去两年，很多人默认 AI 进步只来自更大的 base model：参数更多，训练数据更多，推理能力更强。base model 当然重要，就像先进节点仍然重要。但模型发展到今天，越来越多可见增益开始来自 harness engineering，也就是模型外面的工程编排：检索、上下文管理、工具调用、工作流拆解、记忆、评测、路由、权限、安全边界、失败恢复。 AI 系统的下一段红利，不一定只来自“模型本身再大一圈”，也会来自“让模型少浪费上下文、少走错工具、少重复推理、少在系统边界上丢信息”。这和韬定律的味道很接近：晶体管仍然重要，但真正的系统性能，越来越取决于你能不能把整条链路里的等待、转换和损耗切掉。 芯片里叫 τ-budget。 AI 里可以叫 harness-engineering,所以我觉得其实搞Ai的人更容易理解韬定律. 不管怎么样,确实很激动,希望这是另外一条正确的路,期待华为的突破. ## 相关链接 - [Smith铜匠・十点睡觉](https://x.com/smithandai) - [@smithandai](https://x.com/smithandai) - [7.2K](https://x.com/smithandai/status/2058888732988895244/analytics) - [Upgrade to Premium](https://x.com/i/premium_sign_up) - [8:31 PM · May 25, 2026](https://x.com/smithandai/status/2058888732988895244) - [7,231 Views](https://x.com/smithandai/status/2058888732988895244/analytics) - [View quotes](https://x.com/smithandai/status/2058888732988895244/quotes) --- *导出时间: 2026/5/26 11:40:28*
华 华为「韬定律」V2 版论文深度研究报告 本文深度解析了华为何庭波发布的「韬定律」（τ 定律）V2 版论文。V2 版本在 V1 的理论框架基础上，补充了工程落地细节、麒麟 2026 实测数据及未来产品路线图。核心思想是将芯片进步的驱动力从“晶体管几何缩微”转向“时间常数缩微”，通过逻辑折叠（3D Folding）、统一总线（Unified Bus）和光互连等技术，在不依赖先进光刻工艺的情况下实现性能代际提升。文章还分析了其战略意义及面临的产业生态挑战。 技术 › 半导体 ✍ tiantian🕐 2026-07-06 华为韬定律何庭波麒麟2026半导体逻辑折叠先进封装摩尔定律ChipletEDA
华 华为“韬定律”深度解析：以“时间缩微”突破芯片封锁 本文深度解析了华为在ISCAS 2026上发布的“韬定律”，这是中国半导体产业首次提出指导发展的新原则。文章指出，面对摩尔定律失效和外部制裁，华为通过“逻辑折叠”技术和“时间缩微”路径，试图在不依赖EUV光刻机的情况下，实现芯片性能的代际跨越。文章还详细介绍了麒麟9050及灵衢总线的战略意义，分析了华为从“跟随者”向“规则制定者”的转变。 技术 › 半导体 ✍ XinGPT🕐 2026-05-25 华为韬定律半导体芯片摩尔定律麒麟9050逻辑折叠ISCAS2026
M Memory as a Service, 聪明钱已经开始暗中下注。耗时两周，深度拆解CXL，彻底搞懂打破内存墙的关键玩家 本文深入拆解了CXL技术在打破内存墙中的作用。文章回顾了内存墙的历史，分析了AI时代内存成本与容量的双重压力，指出CXL并非为取代NVLink而生，而是为了扩展内存容量和实现内存池化。通过Meta的Vistara项目案例，阐述了利用退役内存的经济效益，并分析了从控制器、交换机到光互连的投资机会，重点提及了Marvell的布局。 投资 › 宏观经济 ✍ 美研芒格君🕐 2026-07-15 CXL内存墙AIMetaMarvellAstera Labs半导体投资分析HBM内存池化
A AI算力产业链瓶颈传导的底层逻辑 文章复盘了AI算力产业链瓶颈的演变路径，指出限制已从单一GPU供应扩散到电力、存储、光互连等多维集体紧张。详细解析了从计算（GPU）、存储（HBM）、光互连到电力/液冷的四阶段传导逻辑，强调了供应链互补约束下的价值重分配。 投资 › 宏观经济 ✍ qinbafrank🕐 2026-05-12 AI半导体算力产业链投资逻辑电力HBM光模块液冷瓶颈分析
英 英伟达推理份额大降，AI革命进入二阶段机会在哪？ 文章深入分析了 AI 从训练时代进入推理时代的投资机遇。随着推理成本占比提升至 80%-90%，算力需求呈几何级增长，但英伟达在推理市场的份额已下滑至 60-75%。AMD 凭借大显存优势及 OpenAI 等巨头的订单，正在抢占市场。ASIC 定制芯片也成新势力。文章对比了英伟达与 AMD的投资逻辑：英伟达仍是行业 beta，而 AMD 是份额转移的直接受益者。 投资 › 股票 ✍ 大宇🕐 2026-05-04 AI英伟达AMD推理半导体股票分析大模型科技股投资逻辑DeepSeek
光 光互联深度：当算力撞上物理边界，人类又一次问光 文章深入探讨了 AI 时代算力发展面临的物理瓶颈，指出光互联是解决 GPU 之间、机柜之间高速通信的关键路径。随着 AI 进入推理时代，大模型长上下文和 Agent 任务对带宽和延迟提出了极高要求，英伟达的 NVLink 协议虽然建立了深厚护城河，但铜缆技术已达极限，产业正加速向光互连（如 CPO、硅光子）转型。文中还详细对比了 Scale-up 与 Scale-out 架构，以及 UALink 开放联盟对英伟达的挑战。 投资 › 宏观产业 ✍ 大宇🕐 2026-05-04 AI光互联芯片投资英伟达半导体技术趋势Scale-up推理网络架构NVLink
装 装完 Codex 不知道干什么？这 6 个 GitHub Skills 让你做视频搞钱 文章介绍了 6 个适用于 Codex 的 GitHub Skills，涵盖动效生成、视频剪辑、批量制作、AI 生成及中文剪辑等工具，帮助用户构建自动化视频工作流以提升效率。 技术 › Codex ✍ Kay🕐 2026-07-30 Codex视频制作AgentSkill自动化HyperFramesRemotionAI剪辑工作流
H How To Prompt Claude 5 Models 本文介绍了如何针对 Claude 5 系列模型（Fable, Opus & Sonnet）进行高效提示。文章涵盖了通用提示原则、Fable 的自主任务处理、Opus 的日常优化以及 Sonnet 的高效应用，帮助用户最大化模型生产力。 技术 › Claude ✍ AI Edge🕐 2026-07-30 Claude 5Prompt EngineeringFableOpusSonnetAnthropicAILLM
T The Beliefs That Determine Whether You Succeed With AI 文章探讨了影响人们成功使用AI的五种常见信念，并通过研究数据和案例分析，揭示了如何通过改变思维模式来克服对AI的抵触情绪，从而更有效地利用AI提升工作效率。 技术 › LLM ✍ Nir Eyal🕐 2026-07-30 AI心理学工作效率信念实验研究
P Pragmatic Leverage in the Software Factory 文章探讨了在软件开发中如何通过AI实现杠杆效应。仅用AI写代码只能加速部分流程，而结合规划与对齐才能获得更大效率提升。作者通过“预期痛苦”公式分析前期投入与返工成本的关系，强调在多层次规划中保持实用主义，以最大化减少返工概率。 技术 › 工具与效率 ✍ dex🕐 2026-07-30 AI软件工厂杠杆效应规划效率DevOps方法论
如 如何构建你的第一个智能体工厂 文章探讨了如何从构建单个智能体转向构建智能体工厂，以解决人工审核瓶颈问题。介绍了Sage决策模型在自动化质量控制和输出门控中的应用，提供了具体的实现思路和GitHub资源。 技术 › Agent ✍ Avid🕐 2026-07-30 智能体工厂AI自动化质量控制Sage模型LLM
如 如何利用 AI 让你变聪明而不是变笨 文章探讨了如何通过特定的提示词将 AI 从应声虫转变为思考伙伴。作者指出，AI 默认倾向于附和用户，这可能导致思维懒惰。为此，文章介绍了三个提示词：解构模糊概念的 Unbundle Prompt、构建最强反驳观点的 Steelman Prompt，以及模拟挑剔客户的 Secret Shopper Prompt，以此帮助用户通过对抗性思考来打磨观点，提升智力。 技术 › LLM ✍ Nicolas Cole🕐 2026-07-30 AI提示词思维工具ChatGPT写作逻辑思维