华为「韬定律」V2 版论文深度研究报告
本文深度解析了华为何庭波发布的「韬定律」（τ 定律）V2 版论文。V2 版本在 V1 的理论框架基础上，补充了工程落地细节、麒麟 2026 实测数据及未来产品路线图。核心思想是将芯片进步的驱动力从“晶体管几何缩微”转向“时间常数缩微”，通过逻辑折叠（3D Folding）、统一总线（Unified Bus）和光互连等技术，在不依赖先进光刻工艺的情况下实现性能代际提升。文章还分析了其战略意义及面临的产业生态挑战。
相关文档
华为“韬定律”深度解析：以“时间缩微”突破芯片封锁
本文深度解析了华为在ISCAS 2026上发布的“韬定律”，这是中国半导体产业首次提出指导发展的新原则。文章指出，面对摩尔定律失效和外部制裁，华为通过“逻辑折叠”技术和“时间缩微”路径，试图在不依赖EUV光刻机的情况下，实现芯片性能的代际跨越。文章还详细介绍了麒麟9050及灵衢总线的战略意义，分析了华为从“跟随者”向“规则制定者”的转变。
先进封装入门：AI算力瓶颈与良率经济学
文章指出AI建设真正短缺的不是晶圆产能而是封装良率，CoWoS分配已成为AI算力的配给机制。作者从光刻曝光场858mm²的物理上限讲起，解释Chiplet兴起的必然性，并纠正了良率分拆的错误理解——真正的收益来自KGD（已知合格裸片）分拣。文章分析利润从OSAT转移到代工厂再转移到设备与材料供应商的逻辑，探讨3D堆叠散热难题、HBM演进路径，以及面板级封装转型带来的设备重置机会，揭示先进封装背后隐藏的制造供应链投资机会。
韬定律:后摩尔时代的工程方法论(官方论文解析)
文章解析了关于华为“韬定律”的官方论文，指出其并非传统摩尔定律的延续，而是一种以后摩尔时代时间预算为中心的全新工程方法论。通过LogicFolding、3D堆叠和Unified Bus等技术，旨在优化从晶体管到系统的全链路延迟，将竞争焦点从单纯的晶体管尺寸转移到系统时间效率的优化。
AI 开始设计芯片，利润会留给谁？｜CASPA 峰会洞察 02
基于 CASPA CEO 峰会的观察，文章探讨 AI 设计芯片的落地现状与利润分配。核心结论：AI 先落地于可分步验收的局部任务（生成测试、参考模型、布局探索），决定成败的是验证而非生成；设计提效不等于工具费用下降，客户可能用省下的时间探索更多方案；可靠的评估环节可能成为新收费点，如 GPT-Synopsys 合作中的收入分享框架。文章还分析大客户自研对设计公司议价能力的冲击，提出利润变化的三档推演，并给出投资人视角的观察信号与 2028 年回报检验窗口。
十八层宝塔：昇腾十年与中国芯片的系统突围
本文剖析了中国AI芯片（如华为昇腾）的发展演进与系统突围之路。文章指出，AI算力是一座“十八层宝塔”，外部环境限制打破了全球产业链分工，迫使中国芯片从只负责单层设计转向全栈系统协同。从昇腾910到950的演进，体现了在现实约束下通过软硬协同、超节点互联和重构生态寻找破局之路，中国半导体真正积累的是强大的全产业链工程组织与持续迭代能力。
Tiny Tapeout做你人生的第一颗开源芯片
Tiny Tapeout 将流片成本从数万至数百万美元降低到约300美元，让普通工程师、学生和创客也能拥有自己的定制芯片。它向 GlobalFoundries、IHP、SkyWater 等晶圆厂购买芯片格子，切分成几百个微型单元（每个约4k逻辑门），数百个设计共享同一块硅晶片和24个IO引脚。受限于面积，适合做8位CPU、加密算法、VGA生成器等概念验证。文章称其为众筹拼车模式在芯片制造上的完美应用，正重塑微电子教育的门槛。
#03 - 手机就是那台电脑：终端厂商的个人智能体
「谁在定义个人智能体」系列第三篇，聚焦终端厂商对个人智能体的定义。文章首先梳理三份底层文件：联想与IDC的个人AI白皮书、IDC与高通的行动式AI白皮书、以及国家级AI终端智能化分级标准。随后逐一分析联想天禧、华为小艺、荣耀YOYO Harness与AgenticOS、vivo蓝心Harness、OPPO个性化主动智能、小米家庭智能和三星多智能体生态的路线差异。下篇总结模型厂商与手机厂商的五种合作方式：外接模型、模型主导体验、模型自造手机、模型开源和全栈自研。最后提炼终端派的五个共同点：智能体是系统层而非App、核心是调度、强调主动、端侧优先保护数据主权、以Harness为核心框架。
GPU 之外，AI 半导体的价值流向哪里？| CASPA CEO 峰会 01
作者以 CASPA 35 周年 CEO 峰会嘉宾名单为线索，绘制 AI 半导体产业地图，探讨 GPU 之外的价值流向。文章引用 WSTS 数据指出 2026 年全球半导体销售额预计增长 89.9%，其中存储芯片贡献约 80% 的增量。作者将相关企业分为六个观察入口：计算架构、互连、存储、芯片设计、电力和资本，并逐一分析各自的关键商业问题，如推理经济性、光互连部署门槛、Agent 存储需求、AI EDA 价值归属、数据中心电力约束及资本回报兑现。最后提出三条待验证假设，强调技术重要性不等于持续盈利，需追踪客户采用、量产交付与议价能力。
AI Semiconductor Endgame (IV)：开源模型对半导体的影响
文章探讨开源模型的崛起是否冲击半导体需求这一热门问题。作者指出市场担忧的核心在于开源是否会压低毛利，进而削弱模型公司购买GPU的能力。但通过动态均衡框架分析，token价格下降的同时，硬件与软件的效率提升（每十年各贡献千倍优化）使成本同步快速下降，毛利得以维持。以每GW算力测算，旗舰模型推理毛利率仍达75%-80%以上，开源模型约60%-70%，token收入是硬件摊销成本的十倍。结论是开源不会伤害半导体行业，动态均衡将持续推动AI基础设施扩张。
CH633: 面向下一代SoC的eUSB2与USB 3.0桥接芯片
随着半导体工艺进入5nm及以下节点，SoC的I/O电压不断降低，传统USB 2.0信号难以直接实现。WCH的CH633是一款集成eUSB2上游接口的USB 3.2 Gen 1集线器芯片，整合了eUSB2中继与USB集线器控制功能。它集成五个USB 3.0 PHY、四个USB 2.0 PHY和一个eUSB2 PHY，支持双上游架构（eUSB2与5Gbps SuperSpeed），原生支持USB Type-C方向自适应、BC1.2充电（最高15W）、MTT多事务转换器架构，并支持引脚或EEPROM灵活配置及SMBus管理。该芯片基于WCH自研QingKe RISC-V内核与USB IP，为先进节点SoC提供低电压接口与传统USB生态的高效桥接方案。
Your Agent Can Now Build Hardware: HeyPCB MCP 发布
HeyPCB 发布 MCP 服务，让 AI Agent 具备硬件电路设计能力。文章演示了通过 Claude Code 使用 HeyPCB 完成从原理图绘制、145 个元器件布局、布线到地平面铺铜的全流程。首次布局不佳时，Agent 自主检查并要求将 64 个 LED 重新排成 8mm 网格、支撑件移至背面；针对 D3 LED 数据引脚方向问题，Agent 旋转 180 度后重新布线。最终实现 0 DRC/ERC 错误，并成功导出 KiCad 项目通过官方检查。HeyPCB MCP 兼容 Claude Code、Codex、Cursor、ChatGPT 等 MCP 客户端，实现电路设计到固件和外壳的一体化 AI 硬件开发。
半导体股票崩溃之日，ASML说客户排队到 2030 年-「印钞机」还能开动吗
文章解读ASML 2026年Q3财报：营收116.6亿欧元，毛利率高达57.5%超预期，全年指引上调。毛利率飙升主要靠高毛利的晶圆厂设备升级套件与软件优化业务，装机量管理单季收入32.9亿欧元。订单方面，预付款单季净增57亿欧元，客户订单已排至2029-2030年，ASML甚至暂缓接受远期订单。先进制程上，Intel High-NA EUV曝光突破100万片晶圆，台积电与ASML联手研发12英寸超大光掩模，直指2033年物理极限。中国市场占比23%需求坚挺，存储超级周期驱动DRAM强劲增长。文章认为ASML凭技术护城河实现跨越周期，享有确定性溢价。
